W obecnym interfejsie transmisyjnym systemu telewizji nadawczej DVB-C istnieją dwa standardy interfejsu transmisji wideo MPEG-2: standard asynchronicznego interfejsu szeregowego ASI oraz synchroniczny interfejs równoległy SPI. SPI ma w sumie 11 użytecznych sygnałów, a każdy sygnał jest różnicowany na dwa sygnały, aby poprawić ochronę transmisji. Jest transmitowany przez DB25 po fizycznym łączu, więc połączenie jest liczne i skomplikowane, odległość transmisji krótka i podatna na awarie. Jednak SPI jest równoległym 11-bitowym sygnałem o prostym przetwarzaniu i dużej skalowalności. Dlatego wyjście ogólnego kodera wideo MPEG-2 i wejście dekodera wideo są wszystkimi standardowymi równoległymi sygnałami 11-bitowymi. ASI wykorzystuje transmisję szeregową, która wymaga jedynie kabla koncentrycznego do transmisji, który jest łatwy do podłączenia i ma dużą odległość transmisji. Ze względu na zalety i wady SPI i ASI konieczna jest konwersja pomiędzy SPI i ASI sygnału transmisyjnego.
1 struktura sygnału SPI
System transmisji równoległej SPI zawiera sygnał zegarowy, 8-bitowy sygnał danych, sygnał synchronizacji ramki PSYNC i sygnał ważności danych DVALID. Sygnał synchronizacji ramki odpowiada bajtowi synchronizacji 047H pakietu TS. Sygnał DVALID jest używany do rozróżnienia długości pakietu TS jako 188 bajtów lub 204 bajty. Gdy długość pakietu TS wynosi 188 bajtów, sygnał DVALID jest zawsze wysoki, a wszystkie sygnały są zsynchronizowane z sygnałem zegara. Format danych SPI pokazano na rysunku.
2 interfejsy ASI
Strumień transportowy ASI może mieć różne szybkości transmisji danych, ale szybkość transmisji jest stała, 270 Mb/s, więc ASI może wysyłać i odbierać dane MPEG-2 z różnymi szybkościami. System transmisji ASI jest strukturą warstwową. Najwyższa warstwa i druga warstwa wykorzystują standard MPEG-2 ISO/IEC 13818-(Systemy), a 0. i 1. warstwa to kanały światłowodowe FC oparte na ISO/IEO CD 14165-1. FC obsługuje różne fizyczne media transmisyjne, to rozwiązanie wykorzystuje transmisję kablem koncentrycznym.
Najpierw przekonwertuj 8-bitowe słowo kodowe pakietu transportowego MPEG-2, który jest zsynchronizowany z pakietem, na 10-bitowe słowo kodowe; następnie, przy konwersji równoległej/szeregowej, gdy wymagane jest wprowadzenie nowego słowa, a źródło danych nie jest jeszcze gotowe, należy je wstawić słowo synchronizacji K28.5, aby osiągnąć stałą szybkość transmisji ASI wynoszącą 270 Mb/s. Powstały szeregowy strumień bitów zostanie przesłany do złącza kabla koncentrycznego przez obwód bufora/napędu i sieć sprzęgającą. Istnieją trzy sposoby wstawienia słowa kodowego synchronizacji: pojedynczy bajt strumienia kodu transmisji nie może być słowem synchronizacji przed i po; pojedynczy bajt strumienia kodu transmisji musi być słowem synchronizacji przed i po; lub połączenie tych dwóch.
Odebrane dane docierające do kabla koncentrycznego muszą najpierw zostać połączone z obwodem w celu odzyskania zegara i danych przez złącze i sieć sprzęgającą, a następnie wykonać konwersję szeregową/równoległą; w celu odzyskania synchronizacji bajtów, dekoder ASI musi najpierw wyszukać słowo synchronizacji K28.5, po przeszukaniu słowa synchronizacji granica jest wyznaczana dla kolejno odbieranych danych, ustalając w ten sposób prawidłowy układ bajtów bajtów wyjściowych dekodera; na koniec przeprowadzana jest konwersja 10/8-bitowa w celu przywrócenia zsynchronizowanych pakietowo danych strumienia kodowego MPEG-2 TS. Ale słowo synchronizacji K28.5 nie jest prawidłowymi danymi, więc musi zostać usunięte podczas dekodowania.
3 schemat implementacji interfejsu ASI
W tym schemacie strumień kodu MPEG-2 TS jest dostarczany przez jednoukładowy koder MPEG-2 MB86390, który wyprowadza równoległy 11-bitowy sygnał zgodny ze standardem SPI, a długość pakietu TS wynosi 188 bajtów. W schemacie konwersji SPI/ASI stosuje się głównie układ firmy cypress cyb923/cyb933, asynchroniczne FIFO i programator logiczny CPLD.
cyb923 realizuje głównie konwersję 8/10bit słowa kodowego, wstawia słowo synchronizacji K28.5 i konwersję równoległą/szeregową. Szybkość transmisji ASI jest stała i wynosi 270 MHz, a wejściowa szybkość kodowania MPEG-2 TS jest inna, więc aby użyć FIFO do osiągnięcia dopasowania szybkości, konieczne jest logiczne sterowanie komunikacją między wejściowymi danymi SPI, FIFO i cyb923. Biorąc pod uwagę wszechstronną wydajność, cenę i złożoność programu, rozwiązanie to wykorzystuje programator logiczny CPLD XC95108 firmy xilinx; Programowanie VHDL służy do realizacji ich sterowania logicznego. Dekodowanie ASI jest również podobnym procesem, cyb933 realizuje głównie konwersję 10/8Bit, usuwanie słowa synchronizacji K28.5 i konwersję szeregowo-równoległą.
3.1 kodowanie ASI
W procesie kodowania ASI tylko ośmiobitowe dane MPEG-2 TS i jednobitowy zegar transmisji TS są wprowadzane do CPLD. Ponieważ w tym schemacie format TS ma 188 bajtów, sygnał ważności danych DVALID jest zawsze wysoki, a CPLD ignoruje ten sygnał i odbiera tylko dane strumienia kodu TS, nie dbając o nagłówek synchronizacji strumienia kodu TS. Sygnał synchronizacji ramki PSYNC jest również ignorowany. CPLD zapisuje odebrane dane do FIFO z zegarem TS code rate. Gdy FIFO jest w połowie zapełnione, CPLD odbiera w połowie pełny sygnał FIFO, a następnie CPLD wysyła sygnał odczytu FIFO do cyb923. cyb923 odczytuje dane w FIFO z prędkością 27Mbps; gdy CPLD zlicza do cyb923 odczytuje pewną ilość danych FIFO, CPLD wysyła nieczytelny sygnał FIFO do cyb923, aby zapobiec opróżnieniu FIFO. Maksymalna prędkość równoległa transmisji MPEG-2 to 27/8=3.375 Mbps, a odczyt FIFO to 27 Mbps, więc FIFO nie będzie przepełnione. Biorąc pod uwagę opóźnienie, program ten wykorzystuje mniejszą pojemność FIFO7202. cyb923 wypełnia strumień kodu ASI kodem K28.5, gdy FIFO jest nieczytelne, aby utrzymać stałą szybkość transmisji 270 Mb/s. Wreszcie dane szeregowe mogą być przesyłane kablem koncentrycznym po uruchomieniu. W tym rozwiązaniu, wprowadzenie słowa synchronizującego K28.5 przyjmuje sposób słów synchronizacyjnych K28.5 przed i po pojedynczym bajcie strumienia kodu transmisji. W porównaniu z pozostałymi dwoma schematami, ten schemat jest stosunkowo prosty do oceny i radzenia sobie z nim.
3.2 dekodowanie ASI
Na odbierającym końcu ASI, wejściowy strumień kodu ASI jest wyrównywany, a następnie wprowadzany do układu cyb933. Najpierw blokuje zegar strumienia kodu ASI przez wewnętrzną pętlę synchronizacji fazowej zegara i wykrywa słowo synchronizacji K28.5; po jej znalezieniu określana jest sekwencja strumienia bitów ASI, a następnie wykonywana jest konwersja szeregowa/równoległa.
Widać, że wykrywany jest K28.5, to znaczy wyrównanie bajtów jest ważnym warunkiem wstępnym dekodowania ASI, więc cyb933 definiuje zestaw metod wykrywania synchronizacji bajtów. Biorąc pod uwagę, że błędy transmisji i inne przyczyny mogą powodować fałszywe K28.5, cyb933 przyjmuje metodę potwierdzania dwubajtowego. Oznacza to, że oba kolejne bajty to K28.5, synchronizacja bajtów jest potwierdzana, a następnie wprowadzany jest normalny stan dekodowania jednobajtowego. W stanie dekodowania, jeśli CPLD uważa, że 16 bajtów z 64 zdekodowanych bajtów jest błędnych, CPLD musi wysłać informację do cyb933, wymagając od cyb933 ponownej synchronizacji bajtów.
Po synchronizacji bajtów, ponieważ K28.5 jest bajtem synchronizacji wstawionym przez cyb923 i nie może być wyprowadzony jako poprawne dane, cyb933 automatycznie ignoruje te bajty synchronizacji. Gdy cyb933 wykryje prawidłowe dane, cyb933 wyśle informację, że bieżące dane są prawidłowe. Jeżeli ten sygnał jest uważany za ważny do zapisu do FIFO, dane w FIFO muszą być danymi prawidłowymi. Gdy FIFO jest w połowie zapełnione, po odebraniu przez CPLD w połowie pełnego sygnału FIFO, CPLD odczytuje dane w FIFO i określa bajt synchronizacji pakietu TS zgodnie z tym, czy odczytany bajt to 047H; jeśli słowo synchronizacji pakietu TS zostanie znalezione, przywróci odpowiedni sygnał synchronizacji ramki. W tym czasie licznik CPLD 188 odtwarza cały pakiet TS. Jeżeli następnym bajtem nie jest 047H, oznacza to, że dane wejściowe są nieprawidłowe. CPLD odrzuci te dane, dopóki nie znajdzie słowa synchronizacji 047H. W tym okresie CPLD wyprowadza pusty pakiet TS. Po ponownej synchronizacji pakietów, CPLD zaczyna zliczać i wyprowadzać prawidłowe 188-bajtowe pakiety MPEG-2 TS, odzyskując w ten sposób poprawny 11-bitowy sygnał SPI. Podobnie, gdy dane FIFO są nieczytelne, CPLD również wyprowadza puste pakiety TS, aby utrzymać stałą wyjściową szybkość kodowania MPEG-2.
Podczas projektowania konwersji SPI do ASI kodowanie ASI jest wykonywane bezpośrednio na danych SPI bez uwzględniania problemu błędów bitowych. Główną kwestią jest to, że dane SPI są bezpośrednio wyprowadzane z MB390 bez transmisji na duże odległości, zmniejszając w ten sposób złożoność sterowania logicznego kodowania ASI. W procesie dekodowania ASI dane ASI są przesyłane na duże odległości i należy wziąć pod uwagę współczynnik błędu. W związku z tym dodano projekt ponownej synchronizacji bajtów i pakietów, aby zwiększyć zdolność przeciwdziałania zakłóceniom. Schemat ten bardzo dobrze zrealizował wzajemną konwersję SPI/ASI w praktycznym zastosowaniu.
Nasze inne produkty:
