Realizacja systemu bezprzewodowego z wykorzystaniem sterownika wzmacniacza mocy RF
Obecnie sterowniki wysokiego napięcia / dużej mocy o napięciu 8 Vpp i modulacji szerokości impulsu RF mogą być realizowane w oparciu o technologię CMOS 1.2 V 65 nm. W zakresie częstotliwości roboczej od 0.9 do 3.6 GHz, chip może zapewnić maksymalne wahanie wyjściowe od 8.04 Vpp do obciążenia 50 Ω przy napięciu roboczym 9 V. Pozwala to sterownikom CMOS na bezpośrednie podłączanie i sterowanie tranzystorami mocy, takimi jak LDMOS i GaN. Maksymalna rezystancja włączenia tego sterownika wynosi 4.6 Ω. Zakres regulacji cyklu pracy mierzony przy częstotliwości 2.4 GHz wynosi od 30.7% do 71.5%. Dzięki zastosowaniu nowego urządzenia MOS do przedłużania drenu z cienką warstwą tlenku sterownik może osiągnąć niezawodną pracę przy wysokim napięciu, a to nowe urządzenie nie wymaga dodatkowych kosztów, gdy jest wdrażane w technologii CMOS.
Nowoczesne ręczne radiotelefony do komunikacji bezprzewodowej (w tym wzmacniacze mocy (PA) o częstotliwości radiowej (RF)) są zaimplementowane w głębokim submikronowym CMOS. Jednak w systemach infrastruktury bezprzewodowej, ze względu na potrzebę wyższych poziomów mocy wyjściowej, konieczne jest osiągnięcie RF PA poprzez krzemowe LDMOS lub technologie hybrydowe (takie jak GaA i bardziej zaawansowane GaN). Dla następnej generacji rekonfigurowalnych systemów infrastruktury Innymi słowy, przełącznik trybu PA (SMPA) wydaje się zapewniać wymaganą elastyczność i wysoką wydajność dla wielopasmowych nadajników wielomodowych. Jednak, aby połączyć tranzystory dużej mocy używane w SMPA stacji bazowej ze wszystkimi cyfrowymi modułami CMOS nadajnika, wymagany jest szerokopasmowy sterownik RF CMOS zdolny do generowania wahań wysokiego napięcia (HV). Pozwala to nie tylko osiągnąć lepszą wydajność tranzystora dużej mocy, ale także może bezpośrednio wykorzystywać cyfrowe przetwarzanie sygnału do sterowania wymaganym przebiegiem impulsu wejściowego SMPA, poprawiając w ten sposób ogólną wydajność systemu.
Wyzwanie projektowe
Pojemność wejściowa LDMOS lub GaN SMPA wynosi zwykle kilka pikofaradów i musi być sterowana sygnałem impulsowym o amplitudzie wyższej niż 5 Vpp. Dlatego sterownik SMPA CMOS musi zapewniać zarówno wysokie napięcie, jak i moc RF na poziomie watów. Niestety, głęboki submikronowy CMOS stawia wiele wyzwań dla realizacji wysokonapięciowych i dużej mocy wzmacniaczy i sterowników, zwłaszcza ekstremalnie niskiego maksymalnego napięcia roboczego (tj. Niskiego napięcia przebicia spowodowanego problemami z niezawodnością) i pasywnych elementów pasywnych z dużymi stratami. Urządzenia (na przykład do transformacji impedancji).
Istniejące rozwiązania
Nie ma wielu metod realizacji obwodów wysokiego napięcia. Można zastosować rozwiązania techniczne (takie jak tlenek wielobramkowy), które mogą realizować tranzystory tolerancji wysokiego napięcia, ale koszt jest taki, że proces produkcji jest drogi, a dodatkowe maski i etapy przetwarzania muszą zostać dodane do podstawowego procesu CMOS, więc rozwiązanie nie jest idealne. Ponadto, aby niezawodnie zwiększyć tolerancję wysokiego napięcia, można zastosować schemat obwodu wykorzystujący tylko standardowe tranzystory linii podstawowej (przy użyciu cienkich / grubych urządzeń tlenkowych). W drugiej metodzie najczęściej stosowanymi przykładami są katody szeregowe lub szeregowe. Jednak złożoność i wydajność RF mają duże ograniczenia, zwłaszcza gdy liczba połączonych szeregowo urządzeń katodowych (lub ułożonych w stos) wzrasta do 2 lub więcej. Innym sposobem implementacji obwodów wysokiego napięcia jest użycie tranzystorów polowych z rozszerzonym drenem (EDMOS) w podstawowej technologii CMOS, jak opisano w tym artykule.
Nowe rozwiązanie
Urządzenie do przedłużania odpływu oparte jest na inteligentnej technologii okablowania, która korzysta z realizacji bardzo drobnych wymiarów w obszarach AKTYWNY (krzem), STI (tlenek) i GATE (polikrzem) oraz wykorzystanie linii podstawowych bez dodatkowych kosztów Głębokie poniżej mikronów Technologia CMOS wykorzystuje dwa wysokonapięciowe tranzystory tolerancji, PMOS i NMOS. Chociaż wydajność RF tych urządzeń EDMOS jest w rzeczywistości niższa w porównaniu ze standardowymi tranzystorami wykorzystującymi ten proces, nadal można je stosować w całym obwodzie wysokiego napięcia ze względu na eliminację ważnych mechanizmów strat związanych z innymi równoważnymi obwodami WN (takimi jak katody szeregowe ) Aby osiągnąć wyższą ogólną wydajność.
Dlatego topologia wysokonapięciowego sterownika CMOS opisana w tym artykule wykorzystuje urządzenia EDMOS, aby uniknąć łączenia urządzeń w stos. Sterownik RF CMOS przyjmuje urządzenia EDMOS z cienką warstwą tlenku i jest wytwarzany w procesie bazowym CMOS o niskiej mocy w trybie czuwania 65 nm i nie są wymagane żadne dodatkowe kroki ani procesy maski. W przypadku PMOS i NMOS fT mierzone na tych urządzeniach przekracza odpowiednio 30 GHz i 50 GHz, a ich napięcie przebicia jest ograniczone do 12 V. Szybkie sterowniki CMOS osiągnęły bezprecedensowo wychylenie wyjściowe od 8 Vpp do 3.6 GHz. Taki SMPA oparty na szerokiej przerwie energetycznej zapewnia prowadzenie.
Rysunek 1 to schematyczny diagram struktury sterownika opisanego w niniejszym dokumencie. Stopień wyjściowy zawiera falownik oparty na EDMOS. Urządzenia EDMOS mogą być bezpośrednio sterowane przez standardowe tranzystory niskonapięciowe o dużej szybkości, co upraszcza integrację stopnia wyjściowego i innych cyfrowych i analogowych obwodów CMOS na jednym chipie. Każdy tranzystor EDMOS jest sterowany przez zwężający się bufor (bufor A i B na rysunku 1) realizowany przez 3 stopnie inwertera CMOS. Oba bufory mają różne poziomy DC, aby zapewnić stabilną pracę każdego falownika CMOS przy napięciu 1.2 V (ograniczone technologią, to znaczy VDD1-VSS1 = VDD0-VSS0 = 1.2 V). Aby korzystać z różnych napięć zasilania i umożliwić taką samą pracę prądu przemiennego, oba bufory mają dokładnie taką samą strukturę i są wbudowane w oddzielną warstwę Głębokich Studzienek (DNW). Kołysanie wyjściowe sterownika jest określone przez VDD1-VSS0, a każdą wartość, która nie przekracza maksymalnego napięcia przebicia urządzenia EDMOS, można wybrać dowolnie, podczas gdy działanie wewnętrznego sterownika pozostaje niezmienione. Obwód zmiany poziomu prądu stałego może oddzielić sygnał wejściowy każdego bufora.
Rysunek 1. Schemat ideowy obwodu napędu RF CMOS i odpowiadających mu przebiegów napięć.
Inną funkcją sterownika CMOS jest sterowanie szerokością impulsu wyjściowej fali prostokątnej, co jest realizowane przez modulację szerokości impulsu (PWM) za pomocą technologii zmiennej polaryzacji bramki. Sterowanie PWM pomaga uzyskać funkcje dostrajania i dostrajania, zwiększając w ten sposób wydajność zaawansowanych urządzeń SMPA. Poziom odchylenia pierwszego falownika (M3) buforów A i B może zwiększać / zmniejszać sinusoidalny sygnał wejściowy RF w odniesieniu do progu przełączania samego falownika. Zmiana napięcia polaryzacji spowoduje zmianę szerokości impulsu wyjściowego falownika M3. Następnie sygnał PWM będzie przesyłany przez pozostałe dwa falowniki M2 i M1 i łączony w stopniu wyjściowym (EDMOS) sterownika RF.
Nasze inne produkty:
