Opóźnienie audio może być używane do transmisji na żywo stacji radiowych. Opóźnia sygnał audio na pewien czas przed emisją, tak aby uniknąć przejawiania się przez media nadawcze i niezdrowych komentarzy ze strony widowni na infolinii, dzięki czemu możliwe jest bezpieczne nadawanie programów na żywo. Jako sprzęt na poziomie transmisji, opóźniacze dźwięku mają wysokie wymagania dotyczące wskaźników wydajności, takich jak zakres dynamiczny, zniekształcenia, stosunek sygnału do szumu i odpowiedź częstotliwościowa, dlatego powszechnie stosowana jest technologia cyfrowa. Korzystając z wbudowanego w komputer dysku twardego z pełnym dupleksem, sygnał dźwiękowy może być migający, ale jest to niewygodne w użyciu i obsłudze, niezawodność jest niska, a wydajność i cena są stosunkowo niskie. Cyfrowy opóźniacz dźwięku klasy rozgłoszeniowej oparty na wysoce precyzyjnym układzie Σ-ΔADC i DSP zaproponowanym w tym artykule charakteryzuje się wysokim wskaźnikiem wydajności, prostą obsługą i kompletnymi funkcjami. Schemat projektu został skomercjalizowany.
1 Struktura systemu
1.1 Konfiguracja systemu
Sprzęt opóźniający jest strukturą master-slave, jak pokazano na fig. 1, która składa się głównie z nadajnika M 8HC05C8 z pojedynczym uśpieniem, chipa DSP MTS320C32 i kodeka audio CS4224. M68HC05C8 jest używany jako host całego systemu w celu uzupełnienia funkcji kontrolnej systemu. Jako rdzeń systemu TMS320C32 uzupełnia funkcję opóźnienia sygnału audio. CS4224 i obwód kondycjonujący wejścia i wyjścia audio współpracują ze sobą, aby zakończyć konwersję A / D i D / A sygnałów audio.
Opóźnienie audio może być używane do transmisji na żywo stacji radiowych. Opóźnia sygnał audio na pewien czas przed emisją, tak aby uniknąć przejawiania się przez media nadawcze i niezdrowych komentarzy ze strony widowni na infolinii, dzięki czemu możliwe jest bezpieczne nadawanie programów na żywo. Jako sprzęt na poziomie transmisji, opóźniacze dźwięku mają wysokie wymagania dotyczące wskaźników wydajności, takich jak zakres dynamiczny, zniekształcenia, stosunek sygnału do szumu i odpowiedź częstotliwościowa, dlatego powszechnie stosowana jest technologia cyfrowa. Korzystając z wbudowanego w komputer dysku twardego z pełnym dupleksem, sygnał dźwiękowy może być migający, ale jest to niewygodne w użyciu i obsłudze, niezawodność jest niska, a wydajność i cena są stosunkowo niskie. Cyfrowy opóźniacz dźwięku klasy rozgłoszeniowej oparty na wysoce precyzyjnym układzie Σ-ΔADC i DSP zaproponowanym w tym artykule charakteryzuje się wysokim wskaźnikiem wydajności, prostą obsługą i kompletnymi funkcjami. Schemat projektu został skomercjalizowany.
1 Struktura systemu
1.1 Konfiguracja systemu
Sprzęt opóźniający jest strukturą master-slave, jak pokazano na fig. 1, która składa się głównie z nadajnika M 8HC05C8 z pojedynczym uśpieniem, chipa DSP MTS320C32 i kodeka audio CS4224. M68HC05C8 jest używany jako host całego systemu w celu uzupełnienia funkcji kontrolnej systemu. Jako rdzeń systemu TMS320C32 uzupełnia funkcję opóźnienia sygnału audio. CS4224 i obwód kondycjonujący wejścia i wyjścia audio współpracują ze sobą, aby zakończyć konwersję A / D i D / A sygnałów audio.
CS4224 to 24-bitowy kodek audio o wysokiej wydajności. Wykorzystuje technologię Σ-Δ, aby zapewnić pełnodupleksową konwersję stereo / analogową i analogowo / cyfrową, z zakresem dynamicznym 105 dB, zniekształceniami harmonicznymi i działaniem -97 dB, a częstotliwością próbkowania 32 kHz, 44.1 kHz i 48 kHz są opcjonalne. Chip przyjmuje różnicowe wejście i wyjście, z wbudowanym filtrem antyaliasingowym, filtrem wygładzającym wyjście i cyfrowym obwodem filtra deemfazy, z analogową regulacją głośności, obsługującym tryb pracy master lub slave.
TMS320C32 to niedrogi, wysokowydajny zmiennoprzecinkowy układ DSP, bardzo odpowiedni do cyfrowego przetwarzania sygnałów głosowych. Obsługuje 24-bitową magistralę adresową i 32-bitową magistralę danych i może adresować pamięć o dużej pojemności wymaganą przez opóźniacz. Posiada również interfejs szeregowy ułatwiający interfejs CS4224 z szeregowym wejściem i wyjściem danych audio.
M68HC05C8 realizuje interfejs człowiek-maszyna, zarządza wyświetlaczem klawiatury i interfejsem zdalnego sterowania opóźniaczem oraz steruje działaniem CS4224 i TMS320C32.
1.2 Interfejs pamięci
TMS320C32 ma ulepszony interfejs pamięci zewnętrznej, pamięć programu może mieć szerokość 16-bitową i 32-bitową, a pamięć danych może mieć szerokość 8/16/32 bitów. TMS320C32 wykorzystuje dwa zestawy sygnałów strobujących STRB1 i STRB0, które mają różne zakresy adresowania. Każda grupa sygnałów strobujących składa się z czterech pinów, które służą do wyboru chipów i dodatkowych linii adresowych. Charakterystyki pinów są określone przez rejestr sterujący magistrali odpowiadający każdej grupie sygnałów strobujących. Ustawiając określone pola rejestru sterującego magistralą, można określić typ danych i szerokość pamięci zewnętrznej.
Opóźnienie wykorzystuje dwa zestawy pamięci o różnych szerokościach. SRAM przechowuje dane audio. Ustaw szerokość pamięci na 32 bity i typ danych na 32 bity. Ponieważ kodek audio CS4224 ma 24 bity, w rzeczywistości wykorzystuje 24 bity i składa się z trzech 8-bitowych pamięci SRAM, z których każda ma wybór chipów STRB0_B0 ~ 2. Układ FLASH 28F512 przechowuje program przetwarzania sygnału audio użytkownika, szerokość pamięci wynosi 8 bitów i używany jest wybór układu ATRB1_B0.
Interfejs pamięci bierze pod uwagę głównie szybkość pamięci, aby określić, ile stanów oczekiwania należy wstawić. Ponieważ częstotliwość zegara TMS320C32 wynosi 40 MHz, a prędkość dostępu do pamięci FLASH wynosi 150 ns, a prędkość dostępu SRAM wynosi 70 ns, należy wprowadzić stan oczekiwania. TMS320C32 ma wewnętrzny programowalny programowy generator stanu oczekiwania, wybiera tryb pracy generatora stanu oczekiwania poprzez domenę SWW rejestru sterującego STRBx i zapisuje liczbę cykli maszyny do oczekiwania w domenie WTCNT. Ponieważ pamięć programu i pamięć danych są odpowiednio strobowane przez STRB1 i STRB0, wymaganą liczbę cykli maszynowych można ustawić zgodnie z ich odpowiednimi prędkościami dostępu.
TMS320C32 posiada funkcję przewodnika po programach. Gdy sprzęt jest resetowany, pin MCBL / MP jest wysoki, a następnie działa w trybie mikrokomputera, wykonuje program rozruchowy na chipie i ładuje program użytkownika z pamięci FLASH do wewnętrznej szybkiej pamięci RAM w celu uruchomienia. Tryb rozruchu można określić za pomocą pinu INT0 ～ 3, adres ładowania pamięci zewnętrznej jest wybierany jako obszar Boot3 zgodnie z trybem połączenia pamięci, a sygnał uzgadniania nie jest używany. Przednim końcem pamięci FLASH jest nagłówek programu, zawierający niezbędne informacje dla TMS320C32 podczas ładowania, takie jak szerokość pamięci zewnętrznej, zawartość rejestru sterującego magistralą po uruchomieniu, długość każdego bloku danych, szerokość pamięci docelowej i typ danych.
Nasze inne produkty:
